| 提交詢價(jià)信息 |
| 發(fā)布緊急求購 |
價(jià)格：電議
所在地：上海
型號(hào)：
更新時(shí)間：2011-11-16
瀏覽次數(shù)：2519
公司地址：上海市徐匯區(qū)斜土路2601號(hào)嘉匯廣場T1樓28F
錢滿意(先生)
|
I/O module
|
FPGA chip
|
# logic cells
|
Standard I/O lines
|
|||
|
IO301
|
Xilinx Virtex-II
|
7k
|
64 TTL
|
|||
|
IO302
|
Xilinx Virtex-II
|
7k
|
32 RS422
|
|||
|
IO303
|
Xilinx Virtex-II
|
7k
|
16 TTL and 24 RS422
|
|||
|
IO304
|
Xilinx Virtex-II
|
7k
|
32 LVDS
|
|||
|
IO311
|
Xilinx Virtex-II
|
24k
|
64 TTL
|
|||
|
IO312
|
Xilinx Virtex-II
|
24k
|
32 RS422
|
|||
|
IO313
|
Xilinx Virtex-II
|
24k
|
16 TTL and 24 RS422
|
|||
|
IO314
|
Xilinx Virtex-II
|
24k
|
32 LVDS
|
|||
|
I/O module
|
FPGA chip
|
# logic cells
|
Standard I/O lines
|
Auxiliary I/O lines
(basic module) |
||
|
IO322
|
Xilinx Virtex-4
|
41k
|
30 RS485
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
||
|
IO323
|
Xilinx Virtex-4
|
41k
|
16 TTL and 22 RS485
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
||
|
IO324
|
Xilinx Virtex-4
|
41k
|
30 LVDS
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
||
|
IO325
|
Xilinx Virtex-4
|
41k
|
2 16-bit 105MHz A/D signals
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
||
免責(zé)聲明：以上所展示的[ FPGA I / O模塊]信息由會(huì)員[上海葩星信息科技有限公司]自行提供，內(nèi)容的真實(shí)性、準(zhǔn)確性和合法性由發(fā)布會(huì)員負(fù)責(zé)。
